Đề Thi Ôn Luyện Môn Điện Tử Số 2 EPU Đại Học Điện Lực - Miễn Phí Có Đáp Án

Khám phá bộ câu hỏi ôn thi môn Điện tử số 2 dành cho sinh viên Đại học Điện lực với đầy đủ đáp án. Các câu hỏi được tổng hợp từ các kỳ thi trước, giúp bạn ôn luyện hiệu quả và chuẩn bị tốt cho kỳ thi sắp tới. Tài liệu này cung cấp kiến thức vững chắc về điện tử số, hỗ trợ quá trình học tập và nâng cao kỹ năng chuyên môn cho sinh viên.

Từ khoá: điện tử số 2 ôn thi Đại học Điện lực EPU thi điện tử số câu hỏi ôn thi miễn phí tài liệu điện tử số đáp án điện tử số ôn thi môn Điện tử Số 2 EPU thi Đại học Điện Lực

Số câu hỏi: 158 câuSố mã đề: 4 đềThời gian: 1 giờ

75,156 lượt xem 5,777 lượt làm bài

Chọn mã đề:

Bạn chưa làm Mã đề 1!!!

Xem trước nội dung:

Câu 1: 0.25 điểm

Bước thiết kế Functional Design là

Xác định kiến trúc của hệ thống

Xác định các khối chức năng chính và kết nối giữa các khối

Thiết kế logic

Xác định kích thước, tốc độ, công suất và các chức năng của hệ thống

Câu 2: 0.25 điểm

cổng logic dưới hình là cổng:

NAND

NOT

AND

XOR

Câu 3: 0.25 điểm

Bảng sự thật dưới đây là của mạch logic nào

Đầu vào A	Đầu vào B	Đầu ra Q
0	0	1
0	1	1
1	0	1
1	1	0

AND

NAND

NOT

XOR

Câu 4: 0.25 điểm

:cách khai báo nào dưới đây đúng với cổng OR

ENTITY or_gate IS

PORT ( a,b: IN BIT;

q: OUT BIT);

END or_gate;

ENTITY or_gate IS

PORT ( a,b: IN BIT;

q: IN BIT);

END or_gate;

ENTITY or_gate IS

PORT ( a,b: IN BIT,

q: OUT BIT);

END or_gate;

ENTITY or_gate IS

PORT ( a,b: IN BIT;

q: OUT BIT);

END or_gate

Câu 5: 0.25 điểm

Câu lệnh nào sau đây là đúng khi kiểm tra sự xuất hiện sườn dương của xung clk

IF NOT (clk’EVENT AND clk=’1’)…

(clk’EVENT AND clk=’1’)…

WAIT UNTIL(clk’EVENT AND clk=’1’) ;

WAIT UNTIL(clk’STABLE AND clk=’1’) ;

Câu 6: 0.25 điểm

[(<00436_C3>)] Điện tử số 2, , Chương 3 Bài tập

Câu 1 :Khai báo ENTITY nào là phù hợp cho mạch như hình vẽ

ENTITY ckt_fig IS PORT(A, B: IN BIT;

Y, X1, X2: OUT BIT);

END ckt_fig;

ENTITY ckt_fig IS PORT(A, B: IN BIT;

Y: OUT BIT;);

END ckt_fig;

ENTITY ckt_fig IS PORT(A, B: IN BIT;

Y: OUT BIT);

END ckt_fig

ENTITY ckt_fig IS PORT(A, B: IN BIT;

Y: OUT BIT);

END ckt_fig;

Câu 7: 0.25 điểm

Trong cách truyền giá trị động bằng VARIABLE, thành phần VARIABLE được gán bằng toán tử:

Câu 8: 0.25 điểm

Công nghệ logic số nào sau đây không thuộc trong công nghệ PLD

CPLD

TTL

PLA

FPGA

Câu 9: 0.25 điểm

Ưu điểm của việc thiết kế mạch sử dụng IC có chức năng cố định

Kích thước bảng mạch lớn

Yêu cầu về điện lớn

Thực hiện thiết kế đơn giản

Khó chế tạo được những mạch phức tạp

Câu 10: 0.25 điểm

Trong VHDL kiểu STD_LOGIC gồm mấy giá trị

Câu 11: 0.25 điểm

Các lệnh tuần tự được sử dụng để xây dựng

Mạch dãy

Mạch tuần tự

Mạch hồi tiếp

Cả 3 loại trên

Câu 12: 0.25 điểm

Bảng sự thật dưới đây là của mạch logic nào

Đầu vào A	Đầu ra Q
0	1
1	0

AND

NOT

XOR

Câu 13: 0.25 điểm

Đâu không phải là loại toán tử mà VHDL cung cấp:

Toán tử gán

Toán tử logic

Toán tử số học

Toán tử quan hệ

Câu 14: 0.25 điểm

Ưu điểm của việc thiết kế mạch sử dụng IC có chức năng cố định

Kích thước bảng mạch lớn

Yêu cầu về điện lớn

Thay đổi nhanh bản thiết kế

Khó chế tạo được những mạch phức tạp

Câu 15: 0.25 điểm

:Cách viết nào sau đây là đúng khi dùng WITH/SELECT/WHEN, WITH sel SELECT

y <= a WHEN"00",

b WHEN"01",

c WHEN"10",

d WHEN OTHERS ;

y <= a WHEN"00",

b WHEN"01",

c WHEN"10",

d WHEN OTHER ;

y => a WHEN"00",

b WHEN"01",

c WHEN"10",

d WHEN OTHER ;

y <= a WHEN"00",

b WHEN"01",

c WHEN"10",

d WHEN"11";

Câu 16: 0.25 điểm

Trong VHDL ‘Z’ thuộc kiêu

Số tự nhiêu

số nguyên 32 bit

Kiểu STD_LOGIC

Kiểu BIT

Câu 17: 0.25 điểm

Thuộc tính dữ liệu d’RANGE sẽ trả về

Giá trị nhỏ nhất của chỉ số mảng

Chỉ số lớn nhất của chỉ số mảng

Khoảng chỉ số của vector

Khoảng chỉ số của vector theo thứ tự đảo ngược

Câu 18: 0.25 điểm

:. Cấu lệnh nào trong phần ENTITY là đúng

Chức năng	Điều kiện
Y=a	Sel=00
Y=b	Sel=01
Y=c	Sel=10
Y=d	Sel=11

a : in std_logic_vector(2 downto 0);

a: out std_logic_vector;

a : in std_logic;

a : in std_logic_vector;

Câu 19: 0.25 điểm

[(<00436_C4>)] Điện tử số 2, , Chương 4: Thiết kế mạch số trên fpga

Câu 136 Trình tự các bước thiết kế VLSI

System Specification ->Architectural Design ->Functional Design ->Logic Design-> Circuit Design ->Physical Design ->Fabrication ->Packaging

Functional Design ->Logic Design -> System Specification ->Architectural Design-> Circuit Design ->Physical Design ->Fabrication ->Packaging

System Specification -> Logic Design -> Circuit Design -> Architectural Design ->Functional Design ->Physical Design ->Fabrication ->Packaging

System Specification ->Architectural Design->Physical Design ->Fabrication ->Packaging -> Functional Design ->Logic Design -> Circuit Design

Câu 20: 0.25 điểm

cho khai báo như sau

signal x: Bit;

signal y: STD_LOGIC:

Phép gán nào sai

x:=’1’;

x<=’0’

y<=’1’;

y<=’H’;

Câu 21: 0.25 điểm

Trong VHDL kiểu NATURAL là kiểu

Số tự nhiêu

số nguyên 32 bit

số thực

số Z

Câu 22: 0.25 điểm

. Câu lệnh nào trong đoạn architecture sai

Chức năng	Điều kiện
Y=a	Sel=00
Y=b	Sel=01
Y=c	Sel=10
Y=d	Sel=11

architecture rtl of mux4 is begin

Y <= a when (sel = "00") else

b when (sel = ‘1’) else

c when (sel = "10") else

end rtl;

Y <= a when (sel = "00") else

b when (sel = ‘1’) else

c when (sel = "10") else

Câu 23: 0.25 điểm

:Trong hình trên Clock là

Xung khởi tạo

Xung đếm

Xung kết thúc

Xung điều kiện

Câu 24: 0.25 điểm

:Trong vd sau, q<=d thực hiện được khi nào

clk=’0’

q=1

d=0

clk=’1’

Câu 25: 0.25 điểm

Nếu rst = 1 thì q có giá trị là

Trigger D phát xung dương có tín hiệu Reset tích cực mức cao

Câu 26: 0.25 điểm

:Mệnh đề WHEN value 1 | value 2 có nghĩa

điều kiện trong phạm vi từ 0 đến value1 và 0 đến value2

điều kiện của mệnh đề là value1 hoặc value2

điều kiện của mệnh đề là value1 và value2

điều kiện trong phạm vi từ value1 đếnvalue2

Câu 27: 0.25 điểm

: Cách viết nào dưới đây đúng với cổng OR

ARCHITECTURE myarch OF or_gate

IS BEGIN

q<= a OR b;

END myarch;

ARCHITECTURE myarch OF or_gate

IS BEGIN

q<= a AND b;

END myarch;

ARCHITECTURE myarch OF or_gate

BEGIN

q<= a OR b;

END myarch

ARCHITECTURE myarch OF or_gate

IS BEGIN

q<= a OR b;

Câu 28: 0.25 điểm

Đoạn chương trình sau sử dụng với lệnh nào

ELSIF

THEN

OTHERS

Câu 29: 0.25 điểm

Kiểu Booleam là kiểu trả về

0 hoặc 1

High hoặc Low

True hoặc false

Đúng hoặc sai

Câu 30: 0.25 điểm

Có bao nhiêu loại toán tử so sánh:

Câu 31: 0.25 điểm

:cách khai báo nào dưới đây đúng với cổng XNOR

ENTITY xnor_gate IS

PORT ( a,b: IN BIT;

q: IN BIT);

END xnor_gate;

ENTITY xnor_gate IS

PORT ( a,b: IN BIT,

q: OUT BIT);

END xnor_gate;

ENTITY xnor_gate IS

PORT ( a,b: IN BIT;

q: OUT BIT);

END xnor _gate;

ENTITY xnor_gate IS

PORT ( a,b: IN BIT;

q: OUT BIT);

END or_gate

Câu 32: 0.25 điểm

:Cách viết nào sau đây là đúng khi dùng WITH/SELECT/WHEN, WITH sel SELECT

y <= a WHEN0,

b WHEN1,

c WHEN2,

dWHEN3;

y <= a WHEN0,

b WHEN1,

c WHEN2,

d WHEN 3,

y <= a WHEN0

b WHEN1

c WHEN2

d WHEN 3;

tất cả đều đúng

Câu 33: 0.25 điểm

Đâu là internal signal

a,c,y

a,b,c

x,y

Câu 34: 0.25 điểm

Bảng sự thật dưới đây là của mạch logic nào

Input A	Input B	Input C
0	0	0
0	1	0
1	0	0
1	1	1

AND

NOT

XOR

Câu 35: 0.25 điểm

Điện tử số 2, , Chương 4: Thiết kế mạch số trên fpga

Câu 1

Ưu điểm của việc thiết kế mạch sử dụng IC có chức năng cố định

Thực hiện thiết kế đơn giản

Kích thước bảng mạch lớn

Dễ sao chép thiết kế

Khó chế tạo được những mạch ứng dụng phức tạp

Câu 36: 0.25 điểm

Khi tín hiệu reset tích cực, các đầu ra của 4 trigger sẽ

Tăng lên 1 mức

Bị xóa về 0

Giảm đi 1 mức

Tín hiệu reset không ảnh hưởng đến 4 trigger

Câu 37: 0.25 điểm

Trong VHDL, “hằng - constant” dùng để

Chứa các giá trị cụ thể

Chứa các kết quả trung gian

Chứa các cổng logic

Biểu diễn đường kết nối trong hệ thống

Câu 38: 0.25 điểm

cho khai báo như sau:

signal x: Bit;

signal y: STD_LOGIC:

Phép gán nào đúng

x<=y;

y<=x;

x<=’H’;

y<=’H’;

Câu 39: 0.25 điểm

Trong toán tử số học, lệnh " REM " là phép toán gì:

Phép chia lấy phần nguyên

Phép chia lấy phần dư

Phép lấy giá trị tuyệt đối

Phép chia

Câu 40: 0.25 điểm

Hình này là kết quả của thiết kế nào trong thiết kế VLSI

System Specification

Architectural Design

Functional Design

Logic Design

Đề thi tương tự

Đề Thi Ôn Luyện Môn Bảng Tính Điện Tử Excel HUBT Đại Học Kinh Doanh và Công Nghệ Hà Nội - Miễn Phí Có Đáp Án

3 mã đề 109 câu hỏi 1 giờ

83,072 xem6,385 thi

Đề Thi Ôn Luyện Môn Tự Động Hóa Trong Hệ Thống Điện OK EPU Đại Học Điện Lực - Miễn Phí Có Đáp Án

1 mã đề 31 câu hỏi 1 giờ

81,928 xem6,299 thi

Đề Thi Ôn Luyện Môn An Toàn Điện EPU Đại Học Điện Lực - Miễn Phí Có Đáp Án

3 mã đề 106 câu hỏi 1 giờ

68,403 xem5,258 thi

Đề Thi Ôn Luyện Môn Luật Kinh Tế (2) EPU Đại Học Điện Lực - Miễn Phí Có Đáp Án

1 mã đề 30 câu hỏi 1 giờ

84,530 xem6,499 thi

Đề Thi Ôn Luyện Môn Nguyên Lý Kế Toán Chương 5+6 EPU Đại Học Điện Lực - Miễn Phí Có Đáp Án

7 mã đề 170 câu hỏi 1 giờ

81,996 xem6,303 thi

Đề Thi Ôn Luyện Môn Nguyên Lý Hệ Điều Hành 2 EPU Đại Học Điện Lực - Miễn Phí Có Đáp Án

1 mã đề 24 câu hỏi 1 giờ

68,890 xem5,294 thi

Tổng Hợp Đề Thi Ôn Luyện Môn Quy Trình Kinh Doanh Điện | Đại Học Điện Lực (EPU) Miễn Phí Có Đáp Án

3 mã đề 117 câu hỏi 1 giờ

71,208 xem5,470 thi

Đề Ôn Luyện Thi Môn Điện Đại Cương - Miễn Phí, Có Đáp Án Chi Tiết

3 mã đề 133 câu hỏi 1 giờ

11,786 xem903 thi

Đề ôn luyện thi môn Công nghệ sản xuất điện - Đại học Điện lực (EPU) miễn phí, có đáp án chi tiết

5 mã đề 123 câu hỏi 1 giờ

13,556 xem1,037 thi

LetQA - Ôn luyện đề thi trắc nghiệm online miễn phí

Về chúng tôi

LetQA là công cụ hỗ trợ học sinh, sinh viên, giáo viên, tổ chức trong việc ôn luyện, kiểm tra kiến thức online; website được cung cấp miễn phí cho tất cả người dùng.
LetQA KHÔNG cung cấp dịch vụ mạng xã hội, không cung cấp thông tin tổng hợp và không thu phí người dùng.

Thông tin liên hệ & hỗ trợ

Email: hotro@letqa.com

Facebook: LetQA (fb.com/letqavn)

Liên kết phổ biến

Nhóm học tập trao đổi

Yêu cầu bổ sung đề thi

Đóng góp đề thi

Website liên kết

Phần mềm kiểm tra trùng lặp đạo văn Kiểm Tra Tài Liệu

Phần mềm xuất bản tạp chí điện tử VOJS

Công cụ kiểm tra chính tả và thể thức Viver

Công cụ hỗ trợ trích dẫn và phân tích khoa học Scholar Hub