thumbnail

Đề Thi Thiết Kế ASIC – Đại Học Điện Lực (Miễn Phí, Có Đáp Án)

<p>Ôn luyện với đề thi thiết kế ASIC từ Đại học Điện Lực. Đề thi bao gồm các câu hỏi về kiến thức cơ bản và nâng cao liên quan đến thiết kế mạch tích hợp ứng dụng cụ thể (ASIC), quy trình thiết kế, tối ưu hóa mạch và các phương pháp triển khai, kèm theo đáp án chi tiết. Đây là tài liệu lý tưởng giúp sinh viên củng cố kiến thức và chuẩn bị tốt cho các kỳ thi về thiết kế vi mạch.</p>

Từ khoá: Đề thi thiết kế ASIC có đáp ánĐại học Điện Lựcôn luyện thiết kế ASICtrắc nghiệm thiết kế vi mạchđề thi thiết kế mạch tích hợp có đáp án chi tiết

Số câu hỏi: 120 câuSố mã đề: 3 đềThời gian: 1 giờ

25,690 lượt xem 1,974 lượt làm bài


Chọn mã đề:


Bạn chưa làm Mã đề 1!!!

 

Xem trước nội dung:

Câu 1: 0.25 điểm

Thiết bị được hiển thị ở đây là ________

 

A.  

Bộ phân kênh

B.  

Bộ nghịch đảo

C.  

Bộ ghép kênh

D.  

Bộ so sánh

Câu 2: 0.25 điểm

Đối với cổng XNOR hai đầu vào, với các dạng sóng đầu vào như hình dưới đây, dạng sóng đầu ra nào là đúng?

 

A.  

A

B.  

B

C.  

C

D.  

D

E.  

không biết đáp án đâu nhé

Câu 3: 0.25 điểm
Mọi số nhị phân âm có dấu đều được nhận dạng bởi ________ của nó
A.  
Byte
B.  
Nibble
C.  
LSB
D.  
MSB
Câu 4: 0.25 điểm
Một nhược điểm quan trọng của hệ thống nhị phân là ________
A.  
Nó yêu cầu chuỗi nhỏ là 1 và chuỗi lớn là 0 để biểu thị một số thập phân
B.  
Nó yêu cầu chuỗi lớn là 1 và chuỗi nhỏ là 0 để biểu thị một số thập phân
C.  
Nó yêu cầu chuỗi nhỏ của 1 và 0 để biểu thị một số thập phân
D.  
Nó yêu cầu một chuỗi rất lớn gồm 1 và 0 để biểu thị một số thập phân
Câu 5: 0.25 điểm
Nếu số bit trong tổng vượt quá số bit trong mỗi số được thêm vào, thì kết quả là?
A.  
Đưa vào bộ nhớ
B.  
Đưa vào bộ đệm
C.  
Đưa vào tiền xử lý
D.  
Tràn
Câu 6: 0.25 điểm
Một trạng thái tràn là một _________
A.  
Vấn đề phần cứng
B.  
Vấn đề đầu vào của người dùng
C.  
Lỗi đầu ra đầu vào
D.  
Sự cố phần mềm
Câu 7: 0.25 điểm
Sự cố tràn xảy ra trong _________
A.  
Bit dấu
B.  
Vị trí trung gian
C.  
Vị trí LSD
D.  
Vị trí MSD
Câu 8: 0.25 điểm
Mạch logic được sử dụng để phát hiện _________
A.  
MSD
B.  
LSD
C.  
Dòng dữ liệu
D.  
Trạng thái tràn
Câu 9: 0.25 điểm
Phần bù của 1 có thể dễ dàng thu được bằng cách sử dụng _________
A.  
Bộ so sánh
B.  
Bộ cộng
C.  
Bộ trừ
D.  
Bộ nghịch đảo
Câu 10: 0.25 điểm
Lợi thế của hệ bù 2 là _________
A.  
Các phép toán số học khác nhau được yêu cầu
B.  
Không yêu cầu phép toán số học
C.  
Cần có hai phép tính số học
D.  
Chỉ một phép toán số học được yêu cầu
Câu 11: 0.25 điểm
Cái nào được sử d ụng cho các thao tác logic?
A.  
Số bù 9
B.  
Số bù 10
C.  
Số bù 2
D.  
Số bù 1
Câu 12: 0.25 điểm
Số thập phân được mã hóa nhị phân là sự kết hợp của __________
A.  
Hai chữ số nhị phân
B.  
Ba chữ số nhị phân
C.  
Năm chữ số nhị phân
D.  
Bốn chữ số nhị phân
Câu 13: 0.25 điểm
Mã là một đại diện tượng trưng của thông tin __________.
A.  
Cả liên tục và rời rạc
B.  
Tương tự
C.  
Liên tục
D.  
Rời rạc
Câu 14: 0.25 điểm
Khi số, chữ cái hoặc từ được biểu thị bằng một nhóm ký hiệu đặc biệt, quá trình này được gọi là __________
A.  
Giải mã
B.  
Đảo ngược
C.  
Số hóa
D.  
Mã hóa
Câu 15: 0.25 điểm
Một số thập phân có ba chữ số yêu cầu ________ để biểu diễn ở định dạng BCD thông thường.
A.  
3 bit
B.  
6 bit
C.  
24 bit
D.  
12 bit
Câu 16: 0.25 điểm
Trong đại số boolean, phép toán OR được thực hiện bởi thuộc tính nào?
A.  
Thuộc tính liên kết
B.  
Tính chất giao hoán
C.  
Thuộc tính phân tán
D.  
Tất cả những điều đã đề cập
Câu 17: 0.25 điểm
Thời gian cần thiết để cổng hoặc biến thay đổi trạng thái của nó được gọi là __________
A.  
Thời gian tăng
B.  
Thời gian phân rã
C.  
Thời gian sạc
D.  
Thời gian lan truyền
Câu 18: 0.25 điểm
Các mạch cổng logic chứa các hàm cổng có thể dự đoán được mở ____________ của chúng
A.  
Kết quả đầu ra
B.  
Tiền trạng thái
C.  
Trạng thái trở kháng
D.  
Đầu vào
Câu 19: 0.25 điểmchọn nhiều đáp án
Điều nào sau đây thường không được tìm thấy trên datasheet?
A.  
Điện áp đầu ra mức CAO tối thiểu
B.  
Điện áp đầu ra mức THẤP tối đa
C.  
Dòng đầu vào mức CAO tối đa
D.  
Điện áp đầu ra mức THẤP tối thiểu
E.  
Điện áp đầu ra mức CAO tối thiểu và Điện áp đầu ra mức THẤP tối đa
Câu 20: 0.25 điểm
Các mạch logic được chỉ định làm bộ đệm, trình điều khiển hoặc bộ đệm / trình điều khiển được thiết kế để có _______________
A.  
Khả năng dòng điện / điện áp đầu vào và đầu ra lớn hơn so với mạch logic thông thường
B.  
Khả năng dòng điện / điện áp đầu ra nhỏ hơn so với logic thông thường
C.  
Khả năng dòng điện / điện áp đầu vào lớn hơn so với mạch logic thông thường
D.  
Khả năng dòng điện / điện áp lớn hơn một mạch logic thông thường
Câu 21: 0.25 điểm
Phải làm gì để giao tiếp giữa TTL với CMOS?
A.  
Một điện trở giảm phải được sử dụng trên nguồn cung cấp 12 V CMOS để giảm nó xuống 5 V cho TTL
B.  
Miễn là điện áp cung cấp CMOS là 5 V, chúng có thể được giao tiếp (tuy nhiên, quạt ra khỏi TTL được giới hạn ở năm cổng CMOS)
C.  
Một diode zener 5 V phải được đặt trên đầu vào của cổng TTL để bảo vệ chúng khỏi điện áp đầu ra cao hơn của cổng CMOS
D.  
Phải sử dụng một điện trở kéo lên giữa nút đầu vào TTL đầu ra-CMOS và Vcc; giá trị của RP sẽ phụ thuộc vào số lượng cổng CMOS được kết nối với nút
Câu 22: 0.25 điểm
Câu lệnh nào sau đây áp dụng cho thiết bị CMOS?
A.  
Không nên đưa các thiết bị vào mạch điện khi đang bật nguồn
B.  
Tất cả các dụng cụ, thiết bị thử nghiệm và bàn làm việc bằng kim loại phải được gắn với đất
C.  
Các thiết bị phải được bảo quản và vận chuyển trong ống chống tĩnh điện hoặc bọt dẫn điện
D.  
Tất cả những điều đã đề cập
Câu 23: 0.25 điểm
Các mạch tích hợp được phân loại là ___________
A.  
Lớn, nhỏ và trung bình
B.  
Rất lớn, nhỏ và tuyến tính
C.  
Phi tuyến tính và kỹ thuật số
D.  
Tuyến tính và kỹ thuật số
Câu 24: 0.25 điểm
Họ MOS bao gồm __________
A.  
PMOS và NMOS
B.  
CMOS và NMOS
C.  
EMOS, NMOS và PMOS
D.  
PMOS, NMOS và CMOS
Câu 25: 0.25 điểm
CMOS đề cập đến __________
A.  
Chất bán dẫn oxit kim loại liên tục
B.  
Chất bán dẫn oxit kim loại bê tông
C.  
Chất bán dẫn oxit kim loại hướng tâm
D.  
Chất bán dẫn oxit kim loại bổ sung
Câu 26: 0.25 điểm
Độ trễ lan truyền được định nghĩa là __________
A.  
thời gian cần thiết để đầu ra của một cổng thay đổi sau khi các chất trung gian đã thay đổi
B.  
thời gian cần thiết để đầu vào của một cổng thay đổi sau khi các chất trung gian đã thay đổi
C.  
thời gian cần thiết để đầu vào của một cổng thay đổi sau khi các đầu ra thay đổi
D.  
thời gian cần thiết để đầu ra của cổng thay đổi sau khi đầu vào thay đổi
Câu 27: 0.25 điểm
Thời gian trễ được đo giữa các mức điện áp __________% của dạng sóng đầu vào và đầu ra.
A.  
100
B.  
25
C.  
75
D.  
50
Câu 28: 0.25 điểm
Điện áp nhiễu tối đa có thể xuất hiện ở đầu vào của cổng logic mà không làm thay đổi trạng thái logic của đầu ra của nó được gọi là __________
A.  
Biên độ của nhiễu
B.  
Nhiễu trắng
C.  
Tỷ lệ tín hiệu trên nhiễu
D.  
Mức chống nhiễu
Câu 29: 0.25 điểm
Ưu điểm chính của công nghệ RTL là __________
A.  
Nó dẫn đến tiêu hao năng lượng thấp
B.  
Nó sử dụng một số điện trở tối thiểu
C.  
Nó hoạt động nhanh chóng
D.  
Nó sử dụng một số lượng bóng bán dẫn tối thiểu
Câu 30: 0.25 điểm
Transistor – logic bóng bán dẫn (TTL) là một loại mạch kỹ thuật số được xây dựng từ ____________
A.  
Chỉ JFET
B.  
Bóng bán dẫn mối nối lưỡng cực (BJT)
C.  
Điện trở
D.  
Bóng bán dẫn mối nối lưỡng cực (BJT) và điện trở
Câu 31: 0.25 điểm
Cổng TTL có thể vô tình hoạt động như một ____________
A.  
Bộ khuếch đại kỹ thuật số
B.  
Biến tần
C.  
Bộ điều chỉnh
D.  
Bộ khuếch đại tương tự
Câu 32: 0.25 điểm
Có những loại thiết bị MOSFET nào?
A.  
MOSFET loại nâng cao kiểu N
B.  
MOSFET loại nâng cao loại P
C.  
MOSFET loại cạn kiệt
D.  
Tất cả những điều đã đề cập
Câu 33: 0.25 điểm
Một kỹ thuật được sử dụng để giảm độ lớn của điện áp ngưỡng của MOSFET là ___________
A.  
Sử dụng MOSFET bổ sung
B.  
Sử dụng công nghệ màng mỏng
C.  
Tăng tiềm năng của kênh
D.  
Sử dụng Silicon nitride
Câu 34: 0.25 điểmchọn nhiều đáp án
Một cách để tạo bộ cộng bốn bit để thực hiện phép trừ là ___________
A.  
Đảo ngược các đầu vào B
B.  
Nối đất các đầu vào B
C.  
Đảo ngược bit nhớ
D.  
Đảo đầu ra
Câu 35: 0.25 điểm
Đối với thiết bị được hiển thị ở đây, giả sử đầu vào D là THẤP, cả hai đầu vào S là THẤP và đầu vào ENABLE là THẤP. Trạng thái của đầu ra Y’là gì?
A.  
Tất cả trừ Y0 đều CAO
B.  
Tất cả đều THẤP
C.  
Tất cả trừ Y0 đều THẤP
D.  
Tất cả đều CAO
Câu 36: 0.25 điểm
Mạch chốt NAND hoạt động khi cả hai đầu vào là ___________
A.  
1
B.  
0
C.  
Đảo ngược
D.  
Không quan tâm
Câu 37: 0.25 điểm
Điều gì được sử dụng để tăng tốc độ hoạt động trong chế tạo MOSFET?
A.  
Cổng Ceramic
B.  
Silic đioxit
C.  
Nitrua silic
D.  
Cổng poly silicon
Câu 38: 0.25 điểm
Điều gì phân biệt bộ cộng dự đoán trước bit nhớ?
A.  
Nó nhanh hơn bộ cộng có nhớ gợn sóng
B.  
Nó đòi yêu cầu biết trước kết quả
C.  
Nó dễ thực hiện một cách hợp lý hơn một bộ cộng đầy đủ
D.  
Nó chậm hơn bộ cộng có nhớ gợn sóng
Câu 39: 0.25 điểm
Bộ ghép kênh là gì?
A.  
Bộ ghép kênh là một thiết bị chuyển đổi nhiều tín hiệu thành một
B.  
Cần một đầu vào và kết quả thành nhiều đầu ra
C.  
Nó là một loại bộ giải mã giải mã một số đầu vào và đưa ra một đầu ra
D.  
Nó là một loại bộ mã hóa giải mã một số đầu vào và đưa ra một đầu ra
Câu 40: 0.25 điểm
Các chốt được xây dựng bằng cổng NOR và NAND có xu hướng duy trì ở tình trạng được chốt do tính năng cấu hình nào?
A.  
Kết nối chéo
B.  
Trở kháng cổng
C.  
Hoạt động đồng bộ
D.  
Điện áp đầu vào thấp

Đề thi tương tự

Đề thi Tư duy thiết kế UEH - Đại học Kinh tế TP.HCM có đáp án

4 mã đề 100 câu hỏi 30 phút

375,206 xem29,316 thi